第九届晶芯研讨会
“新时代先进封装技术发展和应用”
已经成功举办了！
会议当天，四位演讲嘉宾的精彩分享
引得在线听众踊跃提问
由于时间原因
很多问题都嘉宾们都未能及时回复
现在主办方与演讲嘉宾共同整理了问题汇总
接下来
快来看看您的问题有没有被解答呢？
讲师专业解答
李扬老师
AcconSys奥肯思（北京）科技有限公司SiP技术专家
问
1、请问老师，这项技术应用的稳定性如何？优势有哪些？有哪些技术应用案例分析介绍一下好吗？
答
先进封装和SiP的特点就是在封装级别进行集成和系统重构，因此带来了系统小型化，低功耗，高性能的特点，稳定性是没有问题的。
问
2、射频器件封装工艺如何改进？
答
射频器件一般对封装有特殊要求，例如对引脚阻抗有要求，需要采用不同类型的端子，但射频器件一般引脚数量较少，设计灵活，封装工艺可根据项目的需要进行改进。
问
3、仿真软件有哪些呢？
答
仿真软件包括电磁仿真，热仿真，力学仿真等，例如HyperLynx,FloTHERM,ANSSY等。
问
4、刚才提到的EDA工具是哪家的啊，国内的还是国外的，目前国内封装用EDA进展如何？
答
本PPT中讲解的EDA工具来源于SiemensEDA，XSI,XPD，国产EDA发展很快，目前也有相应的工具，例如UniVistaIntegrator.。
问
5、这套软件与cadance，altiumdesinger，ansys仿真分析有哪些技术难度？特别是ic模型设计及建模方面。
答
仿真分析中模型当然是最重要的，也是最有难度的。
一般器件模型是由厂家提供，仿真工具多用于抽取互连模型，将两种模型结合起来通过仿真引擎就可以得到仿真波形。如果自己需要对芯片进行建模，需要对芯片的各种电气参数有详细的数据，结合工具提供的建模向导，可以自行创建器件模型。
问
6、在软件内能进行siintetpose和基板的可制造性检视吗？
答
DFM可制造行检查是可以在软件中进行的，一般DFM可分为DFF基板检查和DFA装配检查，目前，EDA工具都具备这方面的功能。
问
7、2.5D-4D的生产流程，焊接过程是反复多道工序进行，还是一次或二次SMT回流焊可完成？
答
一般是多次的，因为芯片比较多，并且可能包含多块基板，应根据不同工艺对焊料的温度要求，合理安排温度梯度。当然，实际操作中，需要尽可能地减少加热的次数，避免对产品可靠性造成影响。
问
8、老师，请教一下3D的散热怎么解决？
答
主要从材料和结构设计方面进行考虑。
首先，不同材料的散热系数有比较大的差异，针对不同的散热要求选择合适的材料。此外，不同的结构也会造成传热通过热阻的不同。散热设计主要应考虑如何降低热阻，使得内部热量能顺利传递的外部，避免局部过热。
问
9、堆叠封装芯片设计中，是否会对封装工艺的具体实现形式进行定义？比如对于dicing工艺，是激光隐切、机械切割、还是plasmadicing，是否会从设计层面定义后面的工艺？
答
设计工具目前还不能定义这些特定的工艺。当然，如果不同的工艺能够体现在设计规则上，则可以通过定义特定的设计规则实现针对特定工艺的设计，DFx中的x就可以指向特定的工艺。
问
10、ADS能仿真封装设计吗？
答
可以的，ADS主要针对射频仿真。ADS并不擅长针对大规模数字电路的封装设计，因此，需要结合其他厂家的工具。
问
11、目前那几家封装公司又做2.5D和3D的能力？
答
目前2.5D能做的公司比较多，一般OSAT都可以支持。3D需要芯片本身的支持，因此多由Foundry厂来实现，例如我们熟知的TSMC,intel和Samsung。
问
12、设计规则需要结合产线吗？
答
是的，设计规则需要和产线的生产能力相匹配，严格遵守DFM，这样才能提高成品率，并避免返工。
问
13、如何处理SiP封装中电磁干扰问题？
答
可以通过仿真工具来解决互连中的串扰问题，对于器件的电磁干扰，可以通过屏蔽来处理，例如现在SiP中常用的溅射屏蔽SputteringShielding等。
问
14、第一次听说4D,目前用在哪些产品上？
答
4D集成的概念是我首次提出来的，主要是指基板进行了弯曲和折叠的集成方式，其灵活性比较高，可用在很多领域，例如内窥镜，全景相机，多方位探测的领域，详细设计方法可参考我的新书《基于SiP技术的微系统》的第17章。
问
15、设计是否可以在光芯片上面应用？
答
具体要看什么样的需求，设计工具是开放的，只要能实现用户的设计需求，并输出相应的生产文件，以及相应的数据用于仿真和验证。因此，光芯片也是可以支持的。
问
16、如何快速学会仿真工具？
答
这个没有捷径可走，需要了解仿真基本原理图，熟悉仿真工具，然后结合实际项目，只有完成几个实际项目后才可以说学会了工具。
问
17、像2.5D/3D封装用的主流塑封料是什么？
答
2.5D/3D封装一般不会进行塑封，这样更利于散热，通常对Bump进行底部填胶加固即可。此外，为了保护芯片可在封装上方安装金属保护盖。
问
18、现在先进封装可靠性能否参考JEDEC标准？
答
目前应该还没有相应的JEDEC标准，先进封装技术发展很快，又具备集成的功能，因此其标准的制定和完善也需要时间。当然，有些可靠性参数可以参考以前传统封装的标准，具体数值可能需要修正。
问
19、如果测试过程中探针接触电阻1欧姆，对PI影响是不是很大？
答
应该是有影响的，测试设备在测试时应做到对被测系统的影响最小。具体有多大的影响，还需要看测试的参数和测试要求，可以结合软件仿真和测试进行比对来判断。
问
20、信号完整性如何保障？
答
信号完整性除了需要考虑信号完整性SI本身之外，还需要考虑电源完整性PI，串扰和EMI等因素，因此，最好有仿真工具来保障。在设计前期，可通过假定分析，确定设计方案和设计规则；设计完成后，通过仿真验证，确认设计参数满足要求后再投产，从而达到一版成功。
讲师专业解答
吴文英总经理
北京北方华创微电子装备有限公司先进封装功率器件业务发展部总经理
问
1、2.5D和3D封装异同点哪些？
答
3D通常是实现了芯片与芯片的堆叠，2.5D还是芯片二维层面的集成。
问
2、北方华创的设备可以做到高深宽比最多多少呢（50:1?）？目前业界的TSV的深宽比通常为多少，其直径在什么范围呢?
答
业界深宽比目前在10:1~20:1左右，刻蚀如刚才所讲，可以实现近70:1刻蚀，PVD可实现15：1左右，直径目前看到的在1μm-10μm之间居多。
问
3、设备都是封装厂采购吗？一条线价格多少？
答
基本都是封装厂采购，个别是下游客户定制。
问
4、请问，PEALD能做瓶内曲面镀膜吗？二氧化硅
答
取决于具体尺寸，可以试一下
问
5、请问现在铜在TSV里面的台阶覆盖有哪些在线检测的方法？
答
业界通常还是采用线下切片的方式来检测（TEM等），在线检测的方法目前还没有听说。
问
6、在加工TSVPVDSYSTEM的工液废液的处理，是否需要建一套经国家相关部门审查合格的相应的废水处理系统，才能排放？
答
PVD机台本身产生的水一般是经过去离子水过滤器处理的，水中没有其他的化学物质、污染元素等，是比较纯净的。
问
7、请问WLP和WLCSP二者的区别在哪里？如何了解是不是玻璃的封装？
答
WLP泛指晶圆级封装，WLCSP是强调封装后的面积与芯片自身面积一致。
问
8、当前主流TSVEtchCDwindow在什么range，极限在哪里？同FEOLETCHtool比，TSVETCHtool的工艺难点在哪里？
答
目前看到的CD范围多在1μm-10μm左右，极限在于深宽比高到一定程度之后，给种子层，电镀等带来的一些挑战。与FEOL相比，TSVEtch因尺寸相对较大，要求高速、垂直、同时在BOSCH工艺下实现低粗糙度的刻蚀。
问
9、请问下做TSV干法刻蚀，深宽比做到35：1以上的那些wafer，刻蚀掩膜是光刻胶还是混合的掩膜？
答
一般是hardmask，即SiO2SiN等，因为随着深宽比增加，如果采用PR胶做掩膜，意味着要很厚，而开口这种情况下又比较小，光刻的难度会增加。所以通常会用hardmask
问
10、descum设备，2.45GHz远程微波和13.56MHz射频，两种方案的对比情况？包括工作温度、损伤、均匀性等哪种方案共有优势？
答
微波比射频工作温度更低，损伤更小，均匀性通常与硬件有关。
问
11、您对功率电子国产化的看法？北方华创微电子在国产化方面有哪些布局？
答
北方华创在设备关键零部件一直在致力于国产化，不断在跟上游合作验证。
问
12、TSV可以用激光来钻孔吗？
答
可以，不过激光钻孔的孔侧壁粗糙度较大，开口尺寸也受限，故取决于设计对于TSV孔的具体要求，来决定是用激光还是干法刻蚀的方法。
讲师专业解答
华佑南博士
胜科纳米（苏州）股份有限公司副总裁
问
1、RDL不同层金属之间有较大接触电阻，老师有什么建议吗？
答
若是高阻位置已知，可以考虑
（i）大尺寸缺陷结构（如空洞等）可以考虑用FIB-SEM/TEM。
(ii)若是纳米尺寸的缺陷，RDL异常界面层,需要TEM分析。若是位置未知，需要电性失效定位，在进行相关的物理化学失效分析。
问
2、对于晶圆镀焊料的扩散程度或者宏观的粘结牢靠度有怎样的测试手段和测试方法？
答
关于这个问题：
(i)宏观的粘结牢靠度测试：这个封装厂应该又相应的测试，pull/peelingtest。
(ii)镀焊料的扩散程度:对于失效品，可以考虑FIB/SEM/TEM,分析bondinginterface,已经形成的IMC的厚度，形貌，界面的材料扩散，微观结构。
问
3、请问金属表面污染检测的常规手段有哪些？
答
关于金属表面污染检测，胜科纳米有不少分析手段供选择，例如EDS能谱，Auger，XPS和TOF-SIMS等等，根据不同的样品我们会推荐相应有效的分析技术。
问
4、华博可以介绍下，胜科纳米在芯片可靠性方面的技术么？
答
胜科纳米年在苏州建立了国内最大的CPU级别的可靠性分析实验室。可以参考附件。
问
5、咱们可以做动态应力的仿真吗？
答
这个我们目前还没有做。但我们希望和你进一步讨论，如果有需求，我们可以公司内部RD立项合作。
讲师专业解答
于大全老师
厦门云天半导体科技有限公司董事长
问
1、有TSV设备介绍么？
答
国内：TSV北方华创有硅刻蚀、PVD；拓荆科技有PECVD，盛美半导体有电镀填充，华海清科有CMP
问
2、老师请问圆片级封装对芯片封装胶的要求有哪些可靠性要求？
答
一般来说封装需要过pre-con(MSL1/2/3,视行业而定)，TCcycle，uHAST96Hrs,HTS,LTS,HTOL等可靠性要求。
问
3、请问下用tsv技术在引线时，如何解决信号之间的串扰问题？
答
要通过设计仿真，对于很高频率TSV可以用特殊结构，比如同轴，侧壁用聚合物绝缘。
问
4、硅介质基板能做几层？高速信号需要完整的地平面，在硅介质是否需要？
答
硅基板可以做到4层；需要地平面。
问
5、大批量激光诱导的玻璃通孔目前能达到什么指标呢？能和硅通孔做竞争吗？在某些领域能替代硅吗？
答
开口25微米，5：1深度可以；用石英玻璃会更好，但成本高些；在不需要高深宽比和超细RDL方面可以竞争。在IPD、天线等器件或中介层可以替代硅。
问
6、射频模组FC的话，散热会不会不太好呢?
答
可以用散热好的基板，没问题。
问
7、请问下多层玻璃键合是什么工艺做的呢？中间电连接是直接压触嘛？
答
可以通过金-金或铜-锡来键合。
问
8、于老师，请问下你对imagesensorCSP封装的未来发展怎么看？
答
有前途，TSV封装量会增多。
问
9、请问在玻璃TGV基板上能够作多少层布线？
答
上下可以各3层左右。
问
10、无论咱们现在的使最大加工是八寸的吗？还有咱们的加工起订量是多少？
答
一期厂房主要是4‘’和6‘’为主，二期厂房年Q2投产，届时可进行8-12‘’产品加工。
问
11、TGV基板上能够做金丝键合吗？可靠性怎么样？
答
TGV基板上化镀镍钯金或电镀金后可以金丝键合。
问
12、现在玻璃基板的尺寸、fanout路数以及支持的速率是多少呢？
答
具体要结合下您的设计来看，目前是8寸，6月可以到12寸；支持速率可以到77GHZ以上。
问
13、玻璃基板介电常数是多少？
答
不同的玻璃材质对应的DK值是不同，石英玻璃最小。
问
14、请问你们玻璃表面的线宽线距2/2um铜厚是多少？铜面Roughness能做到多少？
答
可以做CMP，粗糙度可以10纳米。
问
15、玻璃基板的玻璃是否是特制玻璃？
答
玻璃材质有多种，具体使用会根据整体电性等需求进行选择，有很多玻璃可以选。
问
16、请教一下针对台积电提出的bumpless，您有没有什么看法？成功率怎么样？
答
会成功的，因为有需求支撑，以后手机里的AP处理器就会用。
问
17、请问先进封装产业对FlipChip固晶机的国产化及合作开发是否有期待？若有，主要的需求在于何种设备？
答
FC很重要的，国内有几家在做，高端机还有差距。
关于我们
《半导体芯科技》中国版（SiSC）是全球知名权威杂志SiliconSemiconductor的“姐妹”杂志，由香港雅时国际商讯出版，报道最新半导体产业新闻、深度分析和权威评论。为中国半导体行业提供全方位的商业、技术和产品信息。《半导体芯科技》内容覆盖半导体制造、先进封装、晶片生产、集成电路、MEMS、平板显示器等。杂志服务于中国半导体产业，从IC设计、制造、封装到应用等方面。
本篇文章属于原创，拒绝未经授权转载，如需转载，请联系我们
转载请注明地址:http://www.abmjc.com/zcmbzl/4240.html
